Ultra-flade dobbeltsidet-polerede siliciumwafers

Teknisk hvidbog: Ultra-flad dobbelt-sidet polerede wafers til avanceret MEMS og emballage

Materialevidenskaben om geometrisk symmetri og under-overfladeintegritet

Ved høj-præcisionsfremstilling er den "mekaniske stilhed" af et substrat altafgørende. VoresUltra-flad dobbelt-sidet poleret siliciumwaferser udviklet til at eliminere den asymmetriske spænding, der er iboende i enkelt-polerede underlag. Ved at bruge en samtidigDobbelt-sidekemikalie

Mekanisk planarisering (CMP)proces, opnår vi en perfekt symmetrisk gittertilstand. Denne symmetri forhindrer "Wafer Warpage" under høje-temperaturcyklusser og sikrer, atSub-Surface Damage (SSD)er reduceret til ubetydelige niveauer på begge sider. ForSammensat halvlederbindingogSOI-fremstilling, dette giver en uberørt,-højenergioverflade, der letter fusion på atom--niveau uden forstyrrelse af gitterspænding.

Konstruktion af Nano-Scale Integration Platform

Ekstremt lav TTV til præcis litografisk justering:Ved at bruge-state-den-kunst slibe- og poleringsteknologi opnår vi enSamlet tykkelsesvariation (TTV) på $< 1.0 \mu\text{m}$. Denne ekstreme fladhed er afgørende forFotolitografi, da det sikrer, at begge sider af waferen forbliver inden for den kritiske dybde-af-fokus, hvilket muliggør perfekt mønsterjustering i dobbelt-MEMS-behandling og fler-lagWafer-Niveau-emballage.

Spejl--overfladefinish på niveau til optisk og tynd-filmkvalitet:Begge overflader har en ruhed ($R_a$) på$< 0.05 \text{ nm}$. Denne "Dobbelt-Mirror" finish er ideel tilPræcisions optisk belægningog tynd-filmaflejring (PVD/CVD/ALD), hvor overfladespredning skal minimeres for at sikre den høje ydeevne af fotoniske bølgeledere og interferometriske sensorer.

Optimeret til avanceret MEMS-enhedsprototyping:Den dobbelte-poleringsbehandling giver mulighed for fremstilling af ultra-tynde membraner og komplekse ophængte strukturer. Da begge sider er defekt-fri, kan forskere bruge bagsiden til integrerede kølekanaler eller sekundære sensorer uden at kompromittere den strukturelle integritet af den primæreMEMSenhed.

Forbedret kompatibilitet med Wafer Bonding:Fraværet af ruhed på bagsiden sikrer maksimal kontaktflade underWafer Bonding(Anodisk, Fusion eller Hybrid). Dette fører til en betydelig reduktion i "Bonding Voids" og øger den mekaniske styrke af den bondede grænseflade, hvilket er afgørende for 3D integrerede kredsløb og heterogen integration.

Strategiske applikationer

SOI (Silicon-on-Insulator) Fremstilling:Standardudgangsmaterialet til fremstilling af SOI-wafere af høj-kvalitet via ion--skæring eller binding.

Wafer-Level Packaging (WLP) & TSV:Understøtter integrationen af ​​Through-Silicon Vias (TSV'er) og avanceret 3D-stabling, hvor dobbelt-fladhed ikke kan-forhandles.

Sammensat halvleder og heterogen binding:Ideel til at binde Si med GaN, SiC eller InP til høj-frekvens- og effektelektronik.

Avanceret MEMS og mikro-optik:Et alsidigt substrat til fremstilling af mikro-linser, tryksensorer og delikate aktuatorer.

Populære tags: ultra-flad dobbelt-side poleret silicium wafers, Kina ultra-flad dobbelt-side polerede silicium wafers producenter, leverandører, fabrik